Celeron PentiumIII PentiumII
Zeon（予定）| 本項は、Webpage，DataSheetから得たCPUの情報を掲示してます。 一応、モバイル用も上げる予定でしたが、直接メリットが無いので諦めます。 ＃しかし、流石Ｉｎｔｅｌ！ リストｕｐしただけで嫌になった・・・ なお、トランジスタ数，ダイサイズ，プロセスは、DataSheetには載っていないため、漏れ聞くニュースなどに載っている情報を掲載。 |
内容（目次）
Celeron
PentiumIII
PentiumII
Zeon（予定）
Celeron
簡単な説明| Ｉｎｔｅｌ社が、低価格用ＰＣのため作ったCPU。 Ｉｎｔｅｌ自身は、Socket７からＳｌｏｔ１へ移行を進め、”安いＰＣ”に当初見向き（否定すらしていた）をしなかったのだが、１，０００ドル以下ＰＣの勢力が拡大する中、急遽リリースした。 大きく分けてL2無しCovington（コード名：コヴィントン）とL2=128KBのMendocino（コード名：メンドシノ）の２種類が存在しているが、注目なのはMendocinoコアを使用した２代目Celeronで有る。 x86互換CPUの中では、始めてのL2キャッシュをオンダイ（チップ上に搭載）にした記念すべきCPUで有り、例え容量的に128KBと主流の512KBの1/4しか無くても、速度はフルスピード（CPUコアと同じ周波数）で動くことが注目点で有る。 残念ながらピン上には倍率設定が有るものの固定倍率で有る。 上のクラス用Pen2を意識してFSB=66.6にされているものの、L2無し，L2有り(300A)の２タイプとも、FSB=100で動く事例の多さと、それと合わせて、400〜450MHzで動く可能性の高さで有名になった。 また、例え1/4のL2量でもフルスピードで動くことは、使う条件（アプリケーション等）に左右されるものの、同一クロックのPen2と同じくらいの処理能力か、条件次第では上回る性能を示した。 |
追記(00.04.07)
| 00.03.30にCoppermineベース(0.18μｍプロセス)のCeleronが発表された。 内部的なものは別として、大きく変わったのは、遂に「SSE」が追加されたことだ。だだし、プロセサIDは、PenIIIと差別化のため未搭載になっている。 |
種類と仕様
| 動作周波数 | 公式(?) 倍率／FSB |
最大消費電力(W) | 動作温度(℃) | Pack age形態 |
L2サイズ | CORE電圧 (V) |
トランジ スタ数 |
ダイ サイズ (平方mm) |
プロセス (μｍ) |
備考 | |
| 266MHz | 266 | 4.0/66.6 | 16.59 | 5〜85 | SEPP | ---- | 2.0 | 750万 | 130.9 | 0.25 | |
| 300MHz | 300 | 4.5/66.6 | 18.48 | 5〜85 | SEPP | ---- | 2.0 | 750万 | 130.9 | 0.25 | |
| 300A | 4.5/66.6 | 19.05 | 5〜85 | SEPP | 128KB | 2.0 | 1900万 | 153.9 | 0.25 | *1 | |
| 4.5/66.6 | 18.4 | 5〜85 | SEPP | 128KB | 2.0 | 1900万 | 153.9? | 0.22? | |||
| 4.5/66.6 | 17.8 | 5〜85 | PPGA | 128KB | 2.0 | 1900万 | 153.9? | 0.22? | |||
| 333MHz | 333 | 5.0/66.6 | 20.94 | 5〜85 | SEPP | 128KB | 2.0 | 1900万 | 153.9 | 0.25 | *1 |
| 5.0/66.6 | 20.2 | 5〜85 | SEPP | 128KB | 2.0 | 1900万 | 153.9? | 0.22? | |||
| 5.0/66.6 | 19.7 | 5〜85 | PPGA | 128KB | 2.0 | 1900万 | 153.9? | 0.22? | |||
| 366MHz | 366 | 5.5/66.6 | 22.2 | 5〜85 | SEPP | 128KB | 2.0 | 1900万 | 153.9? | 0.22? | |
| 5.5/66.6 | 21.7 | 5〜85 | PPGA | 128KB | 2.0 | 1900万 | 153.9? | 0.22? | |||
| 400MHz | 400 | 6.0/66.6 | 24.2 | 5〜85 | SEPP | 128KB | 2.0 | 1900万 | 153.9 | 0.22? | |
| 6.0/66.6 | 23.7 | 5〜85 | PPGA | 128KB | 2.0 | 1900万 | 153.9? | 0.22? | |||
| 433MHz | 433 | 6.5/66.6 | 24.6 | 5〜85 | SEPP | 128KB | 2.0 | 1900万 | 153.9 | 0.22? | |
| 6.5/66.6 | 24.1 | 5〜85 | PPGA | 128KB | 2.0 | 1900万 | 153.9? | 0.22? | |||
| 466MHz | 466 | 7.0/66.6 | 25.6 | 5〜70 | PPGA | 128KB | 2.0 | 1900万 | 153.9? | 0.22? | |
| 500MHz | 500 | 7.5/66.6 | 27.0 | 5〜70 | PPGA | 128KB | 2.0 | 1900万 | 153.9? | 0.22? | |
| 533MHz | 533 | 8.0/66.6 | 28.3 | 5〜70 | PPGA | 128KB | 2.0 | 1900万 | 153.9? | 0.22? | |
| 533A | 8.0/66.6 | 17.1 | 90 *2 | FC-PGA | 128KB | 1.5 | ？ | 104.6 | 0.18 | ||
| 566MHz | 566 | 8.5/66.6 | 17.9 | 90 *2 | FC-PGA | 128KB | 1.5 | ？ | 104.6 | 0.18 | |
| 600MHz | 600 | 9.0/66.6 | 18.0 | 90 *2 | FC-PGA | 128KB | 1.5 | ？ | 104.6 | 0.18 | |
参照DataSheet：24365803.pdf，24365810.pdf
| *1：唯一DataSheetの24365803.pdfに有り、現在のDataSheetには載っていない。 確証は無いが消費電力が下がっていることからプロセスの微細化が行われたのでは無いか？ |
ＳＬ−ｓＳｐｅｃデータ（ｃｓｖ形式ファイル［”，”区切り］）
('99.08.21時点)
| Ｉｎｔｅｌでは、現在「ＳＬ−＊＊＊」の形式にてＣＰＵの仕様を公開している。 Processor CPUID ，Installation，Packageの各種情報を得ることが出来る。 この中には、Core Stepping，TagRAMのタイプ等の情報が入っている。 本当は、情報を表で掲示したかったのだが、とても項目が多いため、表計算ソフトでソートが出来る様にCSV形式で編集したものをＵｐした。 |
備考
| 最初、L2無しのCeleron(Covingtonコア)を投入したものの、ｘ86互換チップの勢いを止めることが出来なかった。ただ、Intel自身も当初からこのL2無しで行けるとは思っていなく、その後に出したL2=128KB版Celeron（mendoxinoコア）の投入を、'98年末リリース予定から半年近く早くし、'98年8月に持って来たことからも、市場の重要を認識した上の行動だろう。 '99に入り、パッケージ形態の見直し(PPGA)，戦略的低価格化，高クロック化の怒濤の攻撃は、1000ドルPCの分野で'99.02頃半分近く有ったAMDシェアをわずか数ヶ月で奪い返し、AMDに'98以上の大幅な赤字化をもたらした。（確かにAMDの生産上の問題が有ったみたいだが・・・・） また、Ｃｙｒｉｘ，ＩＤＴ共にx86互換CPUから撤退を決意したのも、Intelの予想以上の低価格化と高クロック化が原因と思われる。 |
追記('00.01.05)
| 0.25(0.22?)μｍプロセスのCeleronは、533MHzを最後に、0.18μｍプロセスに移行されると囁かれている。新しい0.18プロセス版は、PentiumIIIのCoppermineコアと同じものを使い、L2=256KBの半分を無効にすると思われている。これが本当なら'99.01に出されたMobile用PentiumII
＆ Celeron(コード名：Dixon)で取った手法と同じで有る。 新しいCeleronが、PenIIIのFC-PGA Package(PGA370)と同じ構造か、チップレベルで動作テストが出来、選別が出来れば、同じチップを生産し、L2部分の不良場所次第でPenIII／Celeronに選別するのかもしれない。これが出来れば、チップのかなりの面積を専有するL2の出来が良いものをPenIIIに、不出来のものをCeleronにして、不出来の部分を切り離すことによりカバーすることにすれば、歩留まりを改善出来る可能性が出てくる。 気になる点は、24365810.pdfでもVoltage設定の表が更新されない点だ。 PenII以降、P6バスを使用しているCPUは、VID 0-4の5つのPinでCPUから電圧を決めている。 その割り当て表が最新のDatasheetでも更新されていない。 PenIIIの方は、Coppermineが出る前にKatmaiのFSB:133版が出た際のDatasheetに新しいVID 0-4割り当て表が出ていたのだが・・・・ |
追記('00.04.07)
| 予想通りCPUのダイサイズは、CoppermineコアのPenIIIと同じだった。つまり、噂通りPenIIIのL2を半分殺したものだろう。また、Voltage設定の表が更新された。 以外だったのが、Vcc=1.5Vの点とFSB=66.6に据え置かれた点だが、Vccの方はPenIIIに比べて低クロックのため消費電力を優先させたと思われる。FSBの方はPenIIIとの差別化のためだろう。 注意点は、PenIIIでも言ったように使うM/Bに注意することだ。 |
PentiumIII 簡単な説明
| Pen2に対し、MMX
Technologyの強化として「SSE(*1)」呼ばれる新命令セットと、プロセサID(*2)と呼ぶシリアルの識別番号を追加したCPU。 ただ、P55C(MMXPentium)の時の様に、L1キャッシュの増加等は無く、SSE命令を使わない限り、高クロック版のPen2と変わりが無い。 *1：SSE＝Streaming
SIMD Extensionsの略。旧KNI命令と呼ばれた本命令群は、SIMD＝Single
Instruction Multiple Dataと、複数のパック化されたデータに対し、同じ処理をひとつの命令で同時実行することが出来る様にした命令と、さらに新たなレジスタの新設をしたことで、アプリケーションが本命令に対応すれば飛躍的なスピードで実行できると言われている。主にマルチメディアに対応した命令とのこと。 *2：プロセサIDの方は、電子取引に使用するとのことだが、米消費者団体からクレームが付き、結局Intelが本機能をoffにするプログラムを配布している。（出荷時にはon状態） |
追記('00.01.10)
| Intelによれば、新しいPenIII(Coppermineコア)は、旧PenIII(Katmaiコア)に対し、ATC(Advanced
Transfer Cache)とASB(Advanced System Buffer)を強化したそうだ。 ＃ATCはL2cacheの機能強化，ASBはBSBのBufferを133MHzに最適化したとのこと。 また、FC-PGA(Flip Chip-Pin Grid Array)というSocketタイプのPackageが追加され、2000年の早い時期に移行していくことも合わせて発表された。 具体的強化内容は、0.25μｍ→0.18μｍプロセスに進化したことにより、L2容量が512KB→256KBと半減したものの、L2cacheが外付け＆汎用SRAM採用→オンダイになったこと、そしてL2動作クロックがFSBの1/2→1/1になったのが大きな変更点で有る。 また、細かく見ると、ATC関連では、BSBと呼ばれるバスの幅を64bit→256bitに、セット・アソシエイティブ(*3)のウェイ数(*4)が4→8に、ASB関連では、フィルバッファが4→6個，バス・キュー・エントリが4→8個，ライトバッファが1→4個に増えている。 以上の強化により、大幅なBSBの転送速度の向上と、Latency(データが出て来るまでの「遅れ」)が改善されている。 逆に言えば、Coppermineコアは、L2関連の大幅な強化”のみ”で、心臓となる演算部には手を入れていないことになり、PenProの時代から大きく変わっていないことを示す。 つまり、演算能力の向上が無いのはもちろんだが、クロックupに重要なパイプラインの変更等はしていないことになり、高クロック動作に重点をおいて設計されたAthlonに対しかなり不利な状況だと思われる。ゲートの最適化設計変更だけでAthlonの高クロック化に付いていけるかどうかがカギ になりそうだ。 これで、大幅な設計変更をすると言われている新しい32bitCPU：Willamette（ウィラメット）が遅れる様なことになればAthlonに対抗出来なくなる。 *3：キャッシュをいくつかの部分に分けて、読み出すデータのアドレスに応じて読み出す部分を固定する方式，キャッシュヒット率に関係する。 *4：キャッシュをいくつかに分割した部分の数 |
種類と仕様(Package形式多様化に伴い分割)
SECCパッケージ(要求が有った際配給されるとのこと。標準はSECC2パッケージ。)
| 動作周波数 | 呼び方 | 倍率／FSB | 最大消費電力(W) | 動作温度(℃) | CORE電圧[Vcc2] | トランジスタ数 | ダイ サイズ (mm2) |
プロセス (μｍ) |
備考 | ||
| Core | TPLATE | TPLATE | TCOVER | ||||||||
| 450MHz | 450 | 4.5／ 100 |
25.3 | 25.5 | 5-70 | 5-75 | 2.0V | 950万 | 123.1 | 0.22? | |
| 500MHz | 500 | 5.0／ 100 |
28.0 | 28.2 | 5-70 | 5-75 | 2.0V | 950万 | 123.1 | 0.22? | |
共通仕様
・I/O電圧[Vcc3] (V)：3.3V(3.135〜3.465V)
・L2Cache：容量=512KB，動作周波数=CPU動作周波数/2
SECC2パッケージ(SC242)
| 動作周波数 (MHz) |
呼び方 | 倍率/FSB | 最大消費電力(W) | 動作温度(℃) | L2Cache | CORE電圧[Vcc2] | トランジスタ数 | ダイ サイズ (mm2) |
プロセス (μｍ) |
備考 | ||||
| Proce ssors |
L2 Cache |
MaxTJUN CTION (Offset) |
T COVER |
L2 Cache |
容量(KB) | 速度(MHz) | ||||||||
| 450 | 450 | 4.5／ 100 |
25.3 | 1.26 | 90(4.8) | 5-75 | 5-105 | 512 | 225 *1 | 2.0V | 950万 | 123.1 | 0.22? | |
| 500 | 500 | 5.0／ 100 |
28.0 | 1.33 | 90(4.8) | 5-75 | 5-105 | 512 | 250 *1 | 2.0V | 950万 | 123.1 | 0.22? | |
| 533 | 533B | 4.0／ 133 |
29.7 | 1.37 | 90(4.8) | 5-75 | 5-105 | 512 | 250 *1 | 2.0V | 950万 | 123.1 | 0.22? | |
| 533EB | 17.6 | --- | 82(2.6) | 5-75 | --- | 256 | 533 *2 | 1.65V | 2810万 | 105 | 0.18 | |||
| 550 | 550 | 5.5／ 100 |
30.8 | 1.46 | 80(4.8) | 5-75 | 5-105 | 512 | 275 *1 | 2.0V | 950万 | 123.1 | 0.22? | *3 |
| 550 | 30.8 | 1.37 | 80(4.8) | 5-75 | 5-105 | 512 | 275 *1 | 2.0V | 950万 | 123.1 | 0.22? | |||
| 550E | 18.2 | --- | 82(2.6) | 5-75 | --- | 256 | 275 *1 | 1.65V | 2810万 | 105 | 0.18 | |||
| 600 | 600 | 6.0／ 100 |
34.5 | 1.60 | 85(4.8) | 5-75 | 5-105 | 512 | 300 *1 | 2.0V | 950万 | 123.1 | 0.22? | |
| 600E | 19.6 | --- | 82(2.9) | 5-75 | --- | 256 | 600 *2 | 1.65V | 2810万 | 105 | 0.18 | |||
| 600B | 4.5／ 133 |
34.5 | 1.60 | 85(4.8) | 5-75 | 5-105 | 512 | 300 *1 | 2.0V | 950万 | 123.1 | 0.22? | ||
| 600EB | 19.6 | --- | 82(2.9) | 5-75 | --- | 256 | 600 *2 | 1.65V | 2810万 | 105 | 0.18 | |||
| 650 | 650 | 6.5／ 100 |
21.5 | --- | 82(3.1) | 5-75 | --- | 256 | 600 *2 | 1.65V | 2810万 | 105 | 0.18 | |
| 667 | 667 | 5.0／ 133 |
22.0 | --- | 82(3.2) | 5-75 | --- | 256 | 667 *2 | 1.65V | 2810万 | 105 | 0.18 | |
| 700 | 700 | 7.0／ 100 |
23.1 | --- | 80(3.3) | 5-75 | --- | 256 | 700 *2 | 1.65V | 2810万 | 105 | 0.18 | |
| 733 | 733 | 5.5／ 133 |
24.1 | --- | 80(3.5) | 5-75 | --- | 256 | 733 *2 | 1.65V | 2810万 | 105 | 0.18 | |
| 750 | 750 | 7.5／ 100 |
24.7 | --- | 80(3.7) | 5-75 | --- | 256 | 750 *2 | 1.65V | 2810万 | 105 | 0.18 | |
| 800 | 800 | 8.0／ 100 |
26.4 | --- | 80(3.8) | 5-75 | --- | 256 | 800 *2 | 1.65V | 2810万 | 105 | 0.18 | |
| 800EB | 6.0／ 133 |
26.4 | --- | 80(3.8) | 5-75 | --- | 256 | 800 *2 | 1.65V | 2810万 | 105 | 0.18 | ||
| 850 | 850 | 8.5／ 100 |
26.7 | --- | 80(3.9) | 5-75 | --- | 256 | 850 *2 | 1.65V | 2810万 | 105 | 0.18 | |
| 866 | 866 | 6.0／ 133 |
26.9 | --- | 80(3.9) | 5-75 | --- | 256 | 866 *2 | 1.65V | 2810万 | 105 | 0.18 | |
| 1000 | 1.0B | 7.5／ 133 |
33.0 | --- | 60(4.7) | 5-75 | --- | 256 | 1000 *2 | 1.70V | 2810万 | 105 | 0.18 | |
参照DataSheet：24445202.pdf，24445205.pdf
| *1：CPU動作クロックの1/2で動作。ただし、汎用SRAMを外付け。 |
| *2：CPU動作クロックの1/1で動作。演算部と同じダイ上に配置。 |
| *3：DataSheet：24445202.pdfにのみ存在。 |
FC-PGA Package
| 動作周波数 (MHz) |
呼び方 | 倍率/FSB | 最大消費電力(W) | 動作温度(℃) | L2Cache | CORE電圧[Vcc2] | トランジスタ数 | ダイ サイズ (mm2) |
プロセス (μｍ) |
備考 | |
| MaxTJUN CTION (Offset) |
容量(KB) | 速度(MHz) | |||||||||
| 500 | 500E | 5.0／100 | 16.0 | 85(2.3) | 256 | 500 | 1.6V | 2810万 | 105 | 0.18 | |
| 533 | 533EB | 4.0／133 | 17.5 | 85(3.2) | 256 | 533 | 1.6V | 2810万 | 105 | 0.18 | |
| 550 | 550E | 5.5／100 | 17.6 | 85(2.6) | 256 | 550 | 1.6V | 2810万 | 105 | 0.18 | |
| 600 | 600E | 6.0／100 | 19.8 | 82(3.6) | 256 | 600 | 1.6V | 2810万 | 105 | 0.18 | |
| 600EB | 4.5／133 | 19.8 | 82(3.6) | 256 | 600 | 1.6V | 2810万 | 105 | 0.18 | ||
| 650 | 650 | 6.5／100 | 21.4 | 82(3.8) | 256 | 650 | 1.6V | 2810万 | 105 | 0.18 | |
| 667 | 667B | 5.0／133 | 22.0 | 82(4.0) | 256 | 667 | 1.6V | 2810万 | 105 | 0.18 | |
| 700 | 700 | 7.0／100 | 23.1 | 80(4.1) | 256 | 700 | 1.6V | 2810万 | 105 | 0.18 | |
| 733 | 733B | 5.5／133 | 24.1 | 80(4.3) | 256 | 733 | 1.6V | 2810万 | 105 | 0.18 | |
| 750 | 750 | 7.5／100 | 24.7 | 80(3.7) | 256 | 750 | 1.6V | 2810万 | 105 | 0.18 | |
| 800 | 800 | 8.0／100 | 26.4 | 80(3.8) | 256 | 800 | 1.6V | 2810万 | 105 | 0.18 | |
| 800EB | 6.0／133 | 26.4 | 80(3.8) | 256 | 800 | 1.6V | 2810万 | 105 | 0.18 | ||
| 850 | 850 | 8.5／100 | 26.7 | 80(3.9) | 256 | 850 | 1.6V | 2810万 | 105 | 0.18 | |
| 866 | 866 | 6.5／133 | 26.9 | 80(3.9) | 256 | 866 | 1.6V | 2810万 | 105 | 0.18 | |
参照DataSheet：24526404.pdf
ＳＬ−ｓＳｐｅｃデータ（ｃｓｖ形式ファイル［”，”区切り］）
('00.01.23時点)
| Ｉｎｔｅｌでは、現在「ＳＬ−＊＊＊」の形式にてＣＰＵの仕様を公開している。 Processor CPUID ，Installation，Packageの各種情報を得ることが出来る。 この中には、Core Stepping，TagRAMのタイプ等の情報が入っている。 本当は、情報を表で掲示したかったのだが、とても項目が多いため、表計算ソフトでソートが出来る様にCSV形式で編集したものをＵｐした。 今回追加した中には、Katmaiコア(k**)なのにCORE電圧が1.65Vとなっているものも有り、誤記と思ってしまう項目も有る。ここ数ヶ月発表されてもsSpecデータが提示されないなど、混乱が見られるため、鵜呑みに出来ないと感じている。 また、600MHzのSL3JTなど'99.08.03発表時には、”2.0V”となっていたのが、”2.05V”に変更('99.09.23に発見)になるなど、AMDのAthlonに対し、予定を変更して無理(？)を対抗していると感じられる点がsSpecデータにも見られる。（笑） |
備考
| 当初心配されたSSEへの対応状況は、Microsoftが本CPUを発表と同時にSSEに対応したDirectX6.1を発表したこと。そして各GAのドライバが対応したことにより、先行する3DNow!と同レベルまでに追いついた様に見える。これは、Intelが最適化のための技術資料やコンパイラ等のTool類の支給等、技術面の支援を行っていることが大きいと言われている。 ただ、キラーアプリケーションが無いことも事実で有り、当初発表時に言われた多数のアプリケーションは出ていない様に思う。結局は時間を掛けて普及していくのだろう。 当初Intelの予定では、0.25(0.22?)μｍプロセスのKatmai(カトマイ)コアにて450〜550MHz(FSB=100)と533〜600MHz(FSB=133)の予定だったみたいだが、FSB=133用のチップセットi820(Camino)とDirect RDRAMの遅れにより、色々な噂が飛び交う事態になっている。 '99.3Qに出すと言っていた0.18μｍプロセスを採用したCoppermine(カッパーマイン)も'99.4Qに延期され、Intelのロードマップも短時間でころころ変わっている。 ただ、10月にはリリースしたい考えで、速度は最低でも700MHzになるとのこと。 |
追記('00.01.10)
| 遅れに遅れたCoppermineがリリースされたが、注意点は、Vcc2の駆動電圧とFC-PGAで有る。 現在Slot1は、CPUのVID0〜4の信号にてCORE電圧指定している。この電圧の割り当て表がDataSheet：24445203.pdfから1.6Vを追加している。具体的には、FSB=133対応の533，600B発表時点で追加されているのだが、当然すべてのSlot1 M/Bが1.6Vに対応している訳では無い。 この点は、FC-PGAタイプも同じで有る。電圧設定機能付きの変換ボードが出ているが、M/B側が新しい割り当て表に従った電圧変更が出来なければダメということで有る。 また、FC-PGAの方では、使っているSocketその物はSocket370と同じものだが、Reserveされていたピンに信号を追加している。 自分の使っているM/Bの仕様と対応BIOSの有無を確認してからCoppermineを購入しないと痛い目を見る。 |
追記('00.04.16)
| 仁義なき対AMDとの戦いは、ほんの僅かしか出来ない1G
CPUを'00.03.08に発表してしまった。 それも、900，933を飛び越して・・・ Athlon1Gに対し、僅か2日遅れとはいえ、内容を見ればIntelがかなり無理をしているのが解る。 噂では、歩留まりの改善が進まないことと、FC-PGAパッケージの問題が聞こえてくる。 |